半导体行业的发展离不开行业的共识，而行业的共识往往体现在行业所公认的路线图里面。在上世纪末，美国的半导体工业协会SIA联合欧洲和亚洲的半导体行业，开始发布大名鼎鼎的国际半导体技术路线图（ITRS）。ITRS主要的贡献是通过协调全球的半导体行业，发布了在21世纪初十多年中的芯片技术路线图，包括特征尺寸，功率密度，逻辑门密度等等。在上周，SIA和SRC联合发布了微电子和高级封装路线图，作为ITRS的后继者。

MAPT路线图主要针对未来十年左右(2023－2035)的时间范围，首先分析了时间范围内对于芯片行业的应用需求，包括主要驱动应用、能效比需求以及安全需求，并且根据这些需求，分别分析了半导体各细分行业（数字处理、高级封装和异构继承、模拟和混合信号半导体、硅光技术和MEMS、半导体工艺、设计建模和测试标准、半导体材料以及供应链）需要所对应的技术进步来满足这些需求。

数字芯片：逻辑密度增速减慢，架构创新驱动技术进步

数字芯片向来是半导体芯片中最核心的品类，其出货量大，对于半导体芯片工艺的依赖度高，往往是驱动整个半导体行业发展的核心芯片品类；因此在在MAPT路线图中，对于数字芯片相关的路线图分析也是最详实的。

在关于数字芯片的路线图中，我们首先看到了和以往摩尔定律所预测的截然不同的数字。MAPT路线图预计，未来十年，晶体管密度将从目前的200亿每平方厘米增加到800亿每平方厘米，即10年增加4倍。在过去，摩尔定律预测每18个月晶体管密度翻倍，因此10年间晶体管密度应该增加64倍以上，这样来看根据MAPT的路线图预测，未来晶体管密度的增长速度会远远低于之前摩尔定律的速度——未来十年的晶体管密度上升速度，仅仅相当于过去三年的水平。

而如果我们仔细看最近几年的半导体工艺演进的话，我们可以发现事实上晶体管性能（即门延迟）的改善甚至更落后于之前摩尔定律所预测的每18个月提升40% － 目前来看每代工艺演进在集成度翻倍的同时，晶体管性能仅仅提升10－20%之间，而在未来这个数字甚至会更小。因此，从MAPT路线图中，我们可以大概估算出，未来十年中，随着晶体管集成度翻四倍，晶体管的性能提升大约在20－30%左右。换句话说，数字芯片性能提升基本不能依靠晶体管性能提升，而是要依靠其他的方法。

在MAPT中，数字逻辑未来的进步主要靠架构上的进步。MAPT提出主要的进步方向包括：

进一步提升集成度：由于半导体工艺进步在未来十年中对于逻辑密度的提升贡献有限，为了进一步提升集成度，主要需要依靠高级封装技术。高级封装技术可以用不同的堆叠方式（2.5D以及3D）把不同的芯片粒（chiplet）集成在同一个封装里并且可以解决先进工艺的良率问题，因此可望在未来中高端芯片中得到更广泛的应用。

降低数据移动开销：随着未来芯片集成度越来愈高（即逻辑越来越复杂），数据互联的开销将会成为芯片性能和能效比的主要瓶颈；例如，根据之前的研究，在10nm节点，高复杂度的SoC中数据互联的功耗开销已经占到整个芯片功耗的90%左右，而未来随着复杂度和集成度进一步提升，数据互联将会越来越成为瓶颈。为了解决这个问题，一方面需要使用高级封装技术——例如，通过3D堆叠，互联的物理距离会大大降低（因为可以垂直走线），从而降低功耗；另一个重点则是通过新的架构，例如近内存计算和存内计算，来降低开销；最后，模拟和混合信号电路的创新也能降低数据移动的开销。

使用更多的专用设计架构（domain-specific design）来取代通用设计——例如使用AI加速器来进行人工智能相关的计算（而不是使用通用架构例如CPU和常规GPU），这样做可以大大改善能效比。当使用专用设计的架构时，软硬件协同设计就将成为一个核心概念，因为在设计专用架构时，需要考虑软件和应用层的实际需求（例如对于AI加速器来说，就是专用数制和特定算符的支持），从而实现高效率。另外，使用专用架构时，可以使用芯片粒技术，把不同的架构使用多个芯片粒实现，并且使用高级封装技术集成在一起。

从以上分析可以看出，MAPT对于数字逻辑电路的进一步演进是以高级封装技术为主线，使用基于高级封装技术进一步提升集成度、降低数据移动开销并且实现专用架构设计的集成，从而让芯片性能和能效比在未来十年中继续摩尔定律时代的指数级提升。

高级封装技术：技术快速演进成为行业支柱

高级封装将成为未来半导体的主旋律。

例如，在未来五年中，一个系统中芯片粒的数量将从今天的4-10提升到10-30（提升3倍），预计在十年的时间内芯片粒数量会提升更多；在内存角度，芯片粒将会实现新的内存架构，从而改善内存墙问题，到时候希望内存的容量、速度和功耗将不再成为整个系统的瓶颈；在互联方面，未来10年高级封装的互联线数量将从今天的1000-2000上升到8000，另外使用新的IO接口技术（例如PAM8，以及高密度WDM光学互联）来进一步提升数据带宽并降低数据移动开销。

这些需求具体对应到高级封装的技术演进，MAPT在高级封装章节提出了未来十年的技术演进方向。

我们认为，在高级封装未来十年中，最关键的技术演进包括：

进一步提升IO密度：将芯片粒之间的bump（焊球）间距从100微米降低到25微米，从而将IO密度提升16倍。

进一步提升IO互联线密度：这里的互联线密度包括在晶圆正面将今天的2-3层线间距大于1微米的顶层铜互联发展到7层线间距小于1微米的铜互联，晶圆背面的RDL层互联从一层上升到三层互联并且将线间距从10微米降低到2微米；以及在晶圆间的互联线间距从5微米降低到1微米，即互联线密度提升25倍。

革新集成键合技术：从目前基于焊接（solder）的键合集成技术逐渐改进到die-to-wafer以及die-to-die的键合。新的集成键合技术将是实现高密度IO的核心技术。

从高级封装技术的演进路线图，我们可以看到摩尔定律的指数规律正在高级封装领域继续发生。在未来十年中，高级封装的IO密度将预计会提升16倍，IO互联密度提升25倍，这大约是每2.2-2.5年翻倍的规律，这和之前摩尔定律预计每1.5年芯片晶体管密度翻倍的规律相近，只是翻倍时间从1.5年变成了2.5年。

终端厂商及设计公司向产业链前端渗透

半导体产业链三种权利：设计权（决定创新和供给）+代工权（决定安全和产能）+设备权（决定产业链安全和工艺底层突破）。 我们认为，芯片产业全球化分工使设计与制造环节分离，存在供应链的地理分割，加剧了受外部因素影响而供需失衡的风险， 因此企业向产业链前端渗透、实现自主可控已是大势所趋。

1、对于终端厂商来说，芯片领域将成为新的主战场，着力于掌握芯片设计权甚至代工权是终端企业未来发展方向。

目前部分下游软硬件公司逐步开启芯片自研模式。①智能手机：小米、OPPO、vivo等芯片研发主要聚焦于影像、蓝牙、电池 管理等细分领域；②智能汽车：以特斯拉为先锋，传统车企以及造车新势力如通用、比亚迪、蔚来等也先后进军芯片自研；③ 互联网：亚马逊、微软、谷歌、阿里等通过推出定制化的自研芯片，驱动云计算服务的创新迭代。参考全球智能手机巨头的发 展历程，随着产品同质化加剧，芯片区别的重要性日益突显，成功的头部手机厂商均拥有较强的芯片设计研发水平，如苹果的 A系列芯片、三星的猎户座芯片以及华为的麒麟系列芯片，验证了掌握核心造芯技术对于终端厂商的重要性。

2、对于IC设计公司来说，自建晶圆厂、在成熟工艺节点掌握独立代工权、将芯片设计和生产制造环节集于一体，将成为趋势。

当前，缺乏代工权已经成为制约中国半导体设计公司发展的关键因素。①产能不足：设计公司晶圆制造是芯片产业链的重要环 节，在当前全球晶圆产能紧缺、终端消费需求复苏的大背景之下，中国大陆芯片仍有较大供需缺口，晶圆代工厂产能无法匹配 设计公司不断提升的技术水平。②利润承压：晶圆短缺导致代工厂涨价，增加IC设计公司成本。

半导体材料行业未来发展趋势

1、部分半导体材料国产替代已取得进展

近年来，一方面受益于国内下游晶圆产业的发展和政府对产业的支持，同时半导体材料厂商积极吸纳、培养高层次技术人才，把握行业和技术发展趋势，积累研发经验和攻克关键技术，募集资金投入产能建设，在新产品的研发、生产、客户导入等方面均取得了一定突破。目前本土厂商在部分半导体材料细分领域已经取得了较高的市场份额，如8英寸及以下半导体硅片的产能可基本满足国内晶圆代工产业的需求。

2、高端半导体材料国产替代仍有较大空间

12英寸硅片、ArF光刻胶等半导体材料对产品的性能要求更为严苛、技术要求更高，本土厂商正在突破这些高端产品的技术和市场壁垒。例如，在12英寸硅片领域，本土厂商沪硅产业正处于产能提升阶段；彤程新材、南大光电、上海新阳等厂商在ArF光刻胶领域稳步推进产品研发，进展较为顺利。受益于大陆晶圆代工产业的快速发展和国产替代趋势下企业得到的政策、产业支持，本土半导体材料厂商有望保持快速成长；中低端产品有望进一步扩大产能、提高市占率，高端产品有望加速取得产品研发、客户导入进展，不断拓宽企业成长边界。

FD-SOI将为国内开启先进制程大门提供可能

随着5G通信、智能驾驶、人工智能等潮流兴起，SOI技术凭借高性能、低功效的优势，带动SOI硅片需求量大幅增加。基于SOI 材料的FD-SOI是先进工艺（28nm以下）两大技术路线之一，也是国内突破先进工艺的方案之一：

1、基于SOI的两大技术路线：RF-SOI技术用于5G射频芯片，FD-SOI开启28nm以下先进制程

RF-SOI（射频绝缘体上硅）：相较于传统的GaAs和SOS技术，不仅成本更低、集成度更高，还发挥了SOI材料结构的优势， 所实现的器件具有高品质、低损耗、低噪声等射频性能，主要用于制造智能手机和无线通信设备上的射频前端芯片。 FD-SOI：FinFET和FD-SOI是发展先进工艺（28nm以下）的两大解决方案。FinFET技术路线的先进工艺带来了工艺复杂、 工序繁多、良率下降等问题，使得在28 nm以下制程的每门成本不降反升。FD-SOI技术路线逐渐得到业界关注。 理论上，利用DUV光刻机制造的FD-SOI产品，可以达到与采用EUV光刻机制造的FinFET产品相当的性能。

2、材料：核心技术由法国Soitec掌握，中国大陆加快追赶步伐

国外：300mm的SOI硅片核心技术由法国Soitec掌握，日本信越化学、SUMCO、中国台湾环球晶圆等少数企业具备生产能力。 国内：沪硅产业旗下子公司获得Soitec技术授权，公司于2022年2月完成50亿定增，其中20亿元投入高端硅基材料研发。项 目完成后，沪硅产业将建立300mm高端硅基材料的供应能力，并完成40万片/年的产能建设，加快在SOI领域的追赶步伐。